Skip to content
ZEISS Group logo

Praktikum im Bereich FPGA-Entwicklung (m/w/x)

ZEISS Group4 months agoUpdated 8 days agoInternship
On-siteEnglish requiredGerman requiredEngineeringHardware Engineering

Required skills

SynthesisQuestaSimFPGAVerificationPythonVHDL

Job description

ZEISS Group posted this role. Below, we break down what it means for a working student in Jena: your weekly hours, take-home pay and visa limits. You can also open ChatGPT or Claude with a ready-made prompt to tailor your CV, check your fit, draft a cover letter or prep for the interview.

Jobscan

Will your CV clear this job's ATS filter? Scan it against this job with Jobscan

Description provided by ZEISS Group

Seeing beyond - future of medical technology 

Seit mehr als 100 Jahren treibt die Medizintechnik von ZEISS den Fortschritt in der Augenheilkunde und Mikrochirurgie voran. In der Augenheilkunde unterstützen unsere Lösungen dabei, die Sehkraft von Menschen zu jedem Zeitpunkt des Lebens zu erhalten und zu verbessern. In der Mikrochirurgie ermöglichen unsere Lösungen gezielte Eingriffe am erkrankten Gewebe, sodass kleine und empfindliche Organe weiterhin optimal funktionieren.

Die Medizintechnik von ZEISS unterstützt medizinische Fachkräfte dabei, das Leben von Patientinnen und Patienten weltweit zu verbessern. Dass wir mit unserem Tun einen direkten Einfluss auf das Wohl der Menschen haben, ist unser täglicher Antrieb. 

Deine Rolle

Bei uns hast Du die Möglichkeit, Studium und Praxis optimal miteinander zu verbinden und aktiv an spannenden Projekten mitzuarbeiten. So sammelst Du wertvolle Erfahrungen, baust Dein Netzwerk auf und entwickelst Dich sowohl fachlich als auch persönlich weiter.

  • Entwurf und Implementierung von Codegeneratoren zur automatischen Generierung von VHDL-Modulen in Python
  • Integration der generierten Module in ein bestehendes VHDL-Design
  • Äquivalenztest mittels Simulationsumgebung QuestaSim
  • Verifikation unter Verwendung der Simulationsumgebung QuestaSim
  • Synthese des VHDL-Codes für eine repräsentative FPGA-Plattform
  • Dokumentation der Arbeitsergebnisse

Dein Profil

  • Studium im Bereich Ingenieurwissenschaften, idealerweise Informatik oder einer vergleichbaren Fachrichtung
  • Programmierkenntnisse in Python, VHDL
  • Methodische und strukturierte Arbeitsweise sowie analytisches Denken
  • Gute Organisations- und Kommunikationsfähigkeit
  • Gute Deutsch- und Englischkenntnisse

Klingt spannend? Dann werde Teil von #teamZEISS und gestalte mit uns die Zukunft! Reiche uns hierfür bitte Deine vollständigen Bewerbungsunterlagen (Lebenslauf, Zeugnisse etc.) ein.

Your ZEISS Recruiting Team:

Falk Dymke

Working student essentials

What this Engineering internship in Jena means for you: the pay rules, the social contributions, and what international students should check before applying.

Weekly hours

Internships have no 20-hour cap, but a voluntary internship longer than three months generally has to pay at least the German minimum wage. Mandatory internships in your study programme are exempt.

Working student rules

Social contributions

Mandatory internships are largely exempt from social contributions. Voluntary internships are treated like regular employment once they run long enough, so contributions usually apply.

Check your insurance

International students

Non-EU students can work 140 full or 280 half days per year (raised from 120/240 in March 2024). A working student contract usually fits within this — confirm the exact limits printed on your residence permit.

Studying in Germany

Frequently asked questions

More at ZEISS Group

See all jobs at ZEISS Group

Similar jobs